旧東独ハレ市のマックスプランク研究所は、低温ウエハ接合の基礎研究で世界をリードしています。Reiche氏は、同研究所で長年、その基礎を築いてきた人物です。低温でのウェハ接合技術の現状と，それらの接合界面での物理的・化学的現象について解説します。低温プロセスで強固な接合強度を得る方法として，BCBなどのポリマー，TEOSやSOGなど低温酸化膜，PECVD膜などを中間膜に用いる手法を紹介します。さらに，プラズマ表面活性化を用いた低温での直接接合法について，RIE, ICP, ECR, マイクロ波，DBDなどの各種プラズマの効果について紹介しました。

CEA Letiは、ランス原子力庁の電子・情報技術研究所で、ウエハの貼合せにプロセスで革新的なスマートカット技術を提案し、その実用化で世界をリードしています。その中で開発の中止となってきたのがMoriceau氏です。ウェハ接合においては，多くの場合接合強度向上のために熱処理が用いられるが，それによりデバイスにダメージを与える可能性があり，低温での接合が重要となります。本講演では，プラズマやCMPによる表面活性化処理を用いた，低温での接合技術と活性化の原理について解説します。さらに，各種半導体，誘電体，金属，ポリマーなどの接合と，マイクロエレクトロニクスや３次元集積化への適用可能性について紹介しました。

RTIは、米国政府の支援を受け、3次元集積化デバイスの開発を行なっている米国ノースカロライナの研究機関です。Temple氏は、材料マイクロエレクトロニクステクノロジ研究所のディレクタであり、3次元デバイスの開発を担当責任者です。３次元集積化技術は，性能や製造効率を犠牲にすることなく，異種デバイスの複合マイクロシステムを実現する可能性を持っています。そこでは，個別に作製されたデバイスを薄片化し，それらを接合後，貫通配線にて接続しますが、特に低温接合は，３次元集積化を実現するためのキーになる技術です。本講演では，様々な技術的アプローチと，プロセスの要点，およびその応用分野を紹介しした。

IMECは半導体および実装技術に関する欧州最大の民間コンソーシアムです。IMECでは、３次元集積化技術として、3D-System-in-a-Package (3D-SiP)、3D-Wafer-Level-Package (3D-WLP)、3D-Stacked-IC (3D-SIC)、の３つの手法を開発しています。De Moor氏は、開発担当の中心人物であり、これら異なる技術を開発するに至った背景とIMECにおける開発のロードマップについて解説するとともに、現状の開発状況とパッケージ特性を紹介します。またウェハ接合を用いたMEMSの0-levelパッケージングについても紹介しました。

Bangart教授は、AT&T ベル研究所、Royal Philips ElectronicsのBriarcliff研究所、IBM、インフィニオン、モトローラなどの企業経験が長く、歪みSOIやこれらの技術を利用した3次元デバイス開発について世界的な第一人者です。またECS国際会議の主宰者の一人でもあります。歪みSilicon-on-Insulator(sSOI)は，キャリアの移動度向上によりシリコンCMOSデバイスの性能向上をはかり，ムーアの法則に基づくスケーリング則を維持していくための重要な技術と期待されている。ここでは，sSOI作製のためのウェハ接合技術とLayerTransfer技術を紹介し、さらに、これらの技術を利用した３次元デバイス積層技術や異種基板積層による複合デバイスの可能性を紹介しました。

欧州では、すでにウエハ接合について、強度評価の標準化のプロジェクトが進められています。Bagdahn氏は、その推進の中心人物です。本講演では、ウェハ接合により作製されたマイクロシステム信頼性評価のための，実験および理論両面からのアプローチを紹介します。提案する手法は，センサやアクチュエータの信頼性評価にとどまらず，接合プロセスの改良や故障解析などにも有用です。ウェハ接合界面の遅れ破壊につながる応力腐食効果などを例に、特に，マイクロシステムの作製で重要となる低温接合の評価について解説しました。

なお、3D-LSI/MEMS実装やこれに必要な低温接合技術に携わる、あるいは関心を持つ研究者、技術者が集まり、海外研究者の招聘によるヒアリングや国際シンポジウム参加等により、最新の海外研究開発動向を定常的に調査する「低温接合による３Ｄ集積化研究会」がIEEE CPMT 日本支部に設置されました。本ワークショップは、この研究会の活動の一環として、一般にも公開するものです。ご関心の方はこちらへのご参加もご検討ください→http://www.3dwb.org/Committee/をご覧下さい。